Zum Hauptinhalt springen

GET READY FOR TAPE OUT

LAYR ist der Wettbewerb für die nächste Generation von Chipdesigner*innen

Image

DEIN EINSTIEG INS CHIPDESIGN

Neue Kontakte. Neue Skills. Echte Chips.

Egal ob du gerade ins Chipdesign einsteigst oder schon erste Erfahrungen mitbringst: bei LAYR arbeitest du im Team an echten Projekten und siehst, wie aus Ideen reale Chips werden. Du sammelst praktische Erfahrung, kannst dir ECTS anrechnen lassen und bringst dein Know-how in die Open-Source-Community ein.

Vom ersten Konzept bis zum fertigen Silizium: Mit modernen Open-Source-Technologien entwickelst du Schritt für Schritt dein eigenes Chipdesign. Mentor*innen, Entwicklungsboards und eine professionelle Toolchain unterstützen dich dabei. Alle eingereichten Entwürfe werden gefertigt – so hältst du am Ende deinen eigenen Chip in der Hand.

MIT LAYR LEHRE GESTALTEN

Open Source erleben. Praxisnah lehren. Wissen weitergeben.

Von der Theorie zur Praxis: Der LAYR Wettbewerb kann flexibel als Seminarreihe, in Projektarbeiten oder als Wahlpflichtmodule ohne zusätzlichen Aufwand integriert werden. Die didaktisch aufbereiteten offenen Bildungsmaterialien, Tutorials und „Teach-the-Teacher“-Videos sind kostenfrei verfügbar und adaptierbar.

TALENTE FÖRDERN UND INNOVATION STÄRKEN.

Impulse geben. Nachwuchs fördern. Zukunft gestalten.

 

 

In Kooperation mit Hochschulen, Industrie, Forschungseinrichtungen und der Open-Source-Community entstehen praxisnahe Lernräume, in denen Studierende reale Herausforderungen bearbeiten. Dabei entwickeln sich nicht nur neue Ideen, sondern auch wertvolle Verbindungen zwischen Wissenschaft, Wirtschaft und Nachwuchs. Als Partner*in von LAYR fördern Sie Talente, Forschung und Open Innovation und bringen sich aktiv in die Ausbildung zukünftiger Fachkräfte ein.

Neuigkeiten

Aktuelle Mitteilungen

Fünf Personen stehen auf einem Platz vor der Frauenkirche ein Dresden
Am 06. und 07. Mai kam die deutsche Chipdesign-Community in Dresden zum Chipdesign Germany Forum zusammen. Neben technischen Deep Dives, interessanten…
find out more
Open-Source-Technologien gewinnen im Chipdesign zunehmend an Bedeutung und bieten neue Wege für Ausbildung, Forschung und Zusammenarbeit. Open-Source…
find out more
Wie lässt sich Sicherheit schon beim Design moderner Chips verankern? Mit der ersten Open Source Chip Design Challenge stellen wir „Security by…
find out more
Offene Hardware steht für Transparenz, Teilhabe und digitale Souveränität. Doch wie lassen sich diese Werte in einem Wettbewerb greifbar machen – von…
find out more

Die Challenge

Die Challenge des Wettbewerbs fordert Kreativität und Teamgeist und schafft fundiertes Know-how im Open-Source-Chipdesign. Über mehrere Runden lösen die Teams eine zentrale Aufgabenstellung, die mit jedem Level anspruchsvoller wird. Zu jedem Level gibt es eigene Zielvorgaben, Lernmaterialien und technische Mentoring-Unterstützung durch Expert*innen aus Forschung und Industrie.

Trial Run 2025

Aktuell läuft der Trial run der LAYR Challenge 2025 „Security by Design“ mit drei Hochschulteams. Der nächste offizielle Durchlauf startet im Sommersemester 2027.

Level 0

Dein Chip enthält keine zusätzlichen Gegenmaßnahmen, aber  die Funktionsrichtigkeit des einfachen LAYR-Identifizierungsprotokolls muss sichergestellt werden. Darüber hinaus sollte eine grundlegende Form der Bedrohungsmodellierung durchgeführt und dokumentiert werden.

Level 1

Anstelle des einfachen Auslesens einer statischen ID ist das verbesserte LAYR-Authentifizierungsprotokoll (siehe Protokollspezifikation) zu implementieren. Auch hier muss die funktionale Korrektheit sichergestellt werden.

Level 2

Schutz vor passiven (Power-)Seitenkanalangriffen – Es kann frei gewählt werden, welche Arten von Gegenmaßnahmen (Maskierung, Verbergen usw.) und in welchem Umfang diese implementiert werden. Alle Schritte sind vollständig zu dokumentieren und zu begründen. Die Überlegungen sollen so dargestellt werden, dass nachvollziehbar wird, warum bestimmte Gegenmaßnahmen gewählt wurden und welche Wirkung mit ihnen angestrebt wird.

 

Level 3

Auch in dieser Stufe können frei wählbare Gegenmaßnahmen (z. B. zeitliche Redundanz, räumliche Redundanz, Informationsredundanz) implementiert werden. Die getroffenen Entscheidungen sind dabei nachvollziehbar zu dokumentieren.

LAYR - Newsletter

Seite1